單元5 測驗/數位邏輯(第12周) 返回
一個全加器可以用下列何種元件組合而成？ (A) 二個半加器及一個AND 閘 (B) 二個半加器及一個OR 閘 (C) 一個半加器及二個OR 閘 (D) 一個半加器及二個AND 閘
  • A. 二個半加器及一個AND 閘
    46.7% (14)
  • B. 二個半加器及一個OR 閘
    33.3% (10)
  • C. 一個半加器及二個OR 閘
    13.3% (4)
  • D. 一個半加器及二個AND 閘
    3.3% (1)
  • 未填寫
    3.3% (1)
解說:
1. 全加器 (Full Adder) 的輸入與輸出
全加器有 三個輸入：
A（加數）
B（被加數）
C（來自前一位的進位）
全加器有 兩個輸出：
Sum (S)（和）
Carry-out (進位輸出）
 
可用二個半加器及一個OR 閘 來實作全加器
答對率 : 33.3 %
邏輯電路中有關半加器的敘述，下列何者有誤?
  • A. 有二個輸入及二個輸出
    13.3% (4)
  • B. 能處理三個位元的相加
    70% (21)
  • C. 構造比全加器簡單
    0% (0)
  • D. 輸入並不考慮前個位元的進位
    13.3% (4)
  • 未填寫
    3.3% (1)
解說:
(A) 有二個輸入及二個輸出 ✅ （正確）
半加器有 2 個輸入，2 個輸出。
完全符合半加器的結構，正確。
(B) 能處理三個位元的相加 ❌ （錯誤）
半加器只能處理 2 個位元相加，不考慮進位。
若要處理 3 個位元相加，需要使用 全加器 (Full Adder)，這是錯誤的敘述！
(C) 構造比全加器簡單 ✅ （正確）
半加器由 1 個 XOR 閘 + 1 個 AND 閘構成，非常簡單。
全加器 需要 2 個半加器 + 1 個 OR 閘，結構較複雜。正確！
(D) 輸入並不考慮前個位元的進位 ✅ （正確）
半加器不考慮進位，它只處理兩個輸入位元的相加。
全加器才會考慮前一位的進位。
這是正確的敘述！
答對率 : 70 %
下列何者不是真值表使用的目的？
  • A. 顯示布林函數的定義
    16.7% (5)
  • B. 邏輯式的表示方式
    6.7% (2)
  • C. 說明邏輯電路的輸出入關係
    6.7% (2)
  • D. 定義邏輯電路的實際連接方式
    66.7% (20)
  • 未填寫
    3.3% (1)
解說:
真值表是一種表格，用來列出所有可能的輸入組合及對應的輸出結果，主要用於分析布林函數（Boolean Functions）與邏輯電路的行為。
 
(A) 顯示布林函數的定義 ✅ （正確）
真值表可以清楚地列出布林函數對應於不同輸入時的輸出值，這是它的主要功能之一。
 
(B) 邏輯式的表示方式 ✅ （正確）
真值表可以幫助我們從輸入輸出關係推導出邏輯運算式。
 
(C) 說明邏輯電路的輸出入關係 ✅ （正確）
真值表清楚顯示不同輸入時的對應輸出，說明邏輯電路如何處理數據。
這是真值表的核心用途之一。
 
(D) 定義邏輯電路的實際連接方式 ❌ （錯誤）
真值表只顯示輸入與輸出的邏輯關係，並不提供具體的硬體連接方式。
邏輯電路的實際連接方式（例如 NAND 閘如何連接 OR 閘）是由邏輯圖或電路圖來決定，而非真值表。
因此，這是錯誤的選項！
 
 
答對率 : 66.7 %
以下哪一個邏輯閘組成了基本的半加器 (Half Adder)？
  • A. XOR 與 AND
    90% (27)
  • B. OR 與 AND
    3.3% (1)
  • C. XOR 與 OR
    3.3% (1)
  • D. AND 與 NOR
    0% (0)
  • 未填寫
    3.3% (1)
解說:
半加器的功能是對兩個輸入位元 
A 和 B 進行加法，產生和 (Sum, S) 和進位 (Carry, C)。
其邏輯表達式如下：
Sum (S) = A ⊕ B (XOR 閘)
Carry (C) = A ⋅ B (AND 閘)
因此，半加器的基本組成都需要 XOR 與 AND 閘。
其他選項分析：
(B) OR 與 AND ❌
OR 閘在半加器中沒有作用，無法計算 Sum。
(C) XOR 與 OR ❌
OR 閘無法計算進位 Carry，應該是 AND。
(D) AND 與 NOR ❌
NOR 閘與半加器的邏輯無關，無法正確運作。
所以，正確答案是 (A) XOR 與 AND ✅！
答對率 : 90 %
為什麼全加器 (Full Adder) 比半加器 (Half Adder) 更實用？
(A) 全加器比半加器使用更少的邏輯閘
(B) 全加器可以處理三個輸入，包括來自前一位的進位 
(C) 全加器比半加器運行速度更快
(D) 全加器的輸出總是比半加器更準確
  • A. 全加器比半加器使用更少的邏輯閘
    13.3% (4)
  • B. 全加器可以處理三個輸入，包括來自前一位的進位
    80% (24)
  • C. 全加器比半加器運行速度更快
    3.3% (1)
  • D. 全加器的輸出總是比半加器更準確
    0% (0)
  • 未填寫
    3.3% (1)
解說:
1.半加器 (Half Adder) 只能處理兩個輸入 A 和 B，因此無法考慮來自前一位的進位。這使得它只能獨立處理單位元加法，而無法串聯形成多位元加法器。
2.全加器 (Full Adder) 則能夠處理三個輸入：
(1)兩個加數位元 A 和B
(2)來自前一位的進位 Cin
這使得全加器可以連接在一起，形成多位元加法器，適用於計算 8 位、16 位甚至更高位元的二進位數加法，因此比半加器更實用。
 
選項分析：
(A) 全加器比半加器使用更少的邏輯閘 ❌
     錯誤，全加器實際上需要更多的邏輯閘，因為它比半加器多處理一個輸入 (Carry-in)。
(C) 全加器比半加器運行速度更快 ❌
     錯誤，全加器的運算通常比半加器稍慢，因為它需要考慮來自前一位的進位。
(D) 全加器的輸出總是比半加器更準確 ❌
     錯誤，半加器和全加器的輸出都是準確的，只是半加器功能較少，無法處理進位。
 
所以，正確答案是 (B)，因為全加器能夠處理來自前一位的進位，使其能夠串聯形成更大位元的加法電路，適用範圍更廣！ 
答對率 : 80 %
下載答題分析